This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

007306897

WPI Acc No: 1987-303904/198743

Non-crystalline thin-layer transistor for flat display - has

non-crystalline layer on insulation substrate and source drain areas

NoAbstract Dwg 1/4

Patent Assignee: NEC CORP (NIDE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 62214669 A 19870921 JP 8657544 A 19860314 198743 B

Priority Applications (No Type Date): JP 8657544 A 19860314

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62214669 A

Title Terms: NON; CRYSTAL; THIN; LAYER; TRANSISTOR; FLAT; DISPLAY; NON;

CRYSTAL; LAYER; INSULATE; SUBSTRATE; SOURCE; DRAIN; AREA;

NOABSTRACT

Derwent Class: U12; U14

International Patent Class (Additional): H01L-027/12; H01L-029/78

File Segment: EPI

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

02297769 **Image available**

SELF-ALIGNED AMORPHOUS SILICON THIN FILM TRANSISTOR AND

MANUFACTURE THEREOF

PUB. NO.: **62-214669** [JP 62214669 A]

PUBLISHED: September 21, 1987 (19870921)

INVENTOR(s): KANEKO SETSUO

UCHIDA HIROYUKI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 61-057544 [JP 8657544]

FILED: March 14, 1986 (19860314)

INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 588, Vol. 12, No. 72, Pg. 128, March

05, 1988 (19880305)

ABSTRACT

PURPOSE: To reduce an OFF current by forming source. drain regions in a self-aligning manner with a gate electrode to simply self-aligning it without including lift-off step.

CONSTITUTION: After an amorphous silicon deposited on a glass substrate 1 is insularly etched, an SiNx film 3 is deposited on the silicon and an Mo film 4 is further deposited. Then, after a spin-coating of photoresist 9 is given, the resist 9 is insularly etched. Thereafter, with the photoresist 9 as a mask the films 4, 3 are etched to form a gate electrode 4 and a gate insulating film 3. Further, with the photoresist 9 or the gate metal 4 as a mask P ions 10 are implanted to form source. drain regions 5 in a self-aligning manner. Then, the photoresist 9 is removed, beam of ultraviolet laser light 11 is emitted to form a polycrystalline source. drain region 6 on the region 5. Then, after a hole is opened at part of an SiO(sub 2) film formed as an insulating film 7, Cr is formed and insularly etched to form source. drain electrodes 8 to be electrically contacted with the region 6.

(B日本国特許庁(JP)

⑫ 公 開 特 許 公 報 (A) 昭62-214669

@Int.Cl.4

證別記号

厅内整理番号

磁公開 昭和62年(1987)9月21日

H 01 L 29/78 27/12 8422-5F 7514-5F

審査請求 未請求 発明の数 2 (全6頁)

❷発明の名称

自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法

②特 顧 昭61-57544

四出 顯 昭61(1986)3月14日

⑫発 明 者 金 子

節夫

東京都港区芝5丁目33番1号 日本電気株式会社内

⑩発 明 者

内田 宏之

東京都港区芝5丁目33番1号

日本電気株式会社内

の出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

20代理人 弁理士内原 晋

明 細 書

1. 発明の名称

自己整合型非晶質シリコン海膜トランジスタ及 びその製造方法

2 特許請求の範囲

(1) 絶縁性基板上化形成された島状の非晶質シリコン膜と、数非晶質シリコン膜に設けられたソース・ドレイン領域と、数ソース・ドレイン領域の間の部分の非晶質シリコン膜上に設けられた第1の絶縁膜と、該第1の絶縁膜上に設けられたゲート電極と、前配ソース・ドレイン領域とは気のというに設けられたソース・ドレイン領域とは気のなる自己整合型非晶質シリコン薄膜トランジスタにかいて、前記ソース・ドレイン領域に少なくとも多結晶化シリコン層がソース・ドレイン領極と多結晶化シリコン層がソース・ドレイン領極と

電気的化接触していることを特徴とする自己整 合型非晶質シリコン薄膜トランジスタ。

(2) 絶縁性基板上に非晶質シリコン膜を形成する 工程と、鉄非晶質シリコン膜を島状にエッチン グする工程と、第1の絶縁膜およびゲート金馬 を形成する工程と、該第1の絶縁膜とゲート金 展をエッチング加工して放非品質シリコン膜上 化ゲート絶縁膜、ゲート電極を形成する工程と、 放ゲート電極をマスクとして不純物を非晶質シ リコン中にドープすることによりソース・ドレ イン領域を形成する工程と、500nmより短波 長光を照射することによりソース・ドレイン領 娘の裘面を多結晶化する工程と、少なくとも該 ソース・ドレイン倒城と前配ゲート電極をおお うように第2の絶縁膜を形成する工程と、ソー ス・ドレイン領域上の第2の絶縁膜に穴を開け た後ソース・ドレイン電極用金属を形成し、エ ッチング加工して、ソース・ドレイン電極を形 成し、紋ソース・ドレイン電極と多結晶化した ソース・ドレイン領域の表面との電気的接触を させる工程とを含むことを特徴とする自己整合 型非晶質シリコン神膜トランジスタの製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は自己整合型非晶質 Si 神膜トランジスタ及びその製造方法に関する。

(従来の技術)

近年液晶フラットディスプレイ、あるいは長尺 イメージセンサの駆動デバイスとして使われる薄 脚トランジスタの研究開発が盛んに行なわれてい る。

フラットパネルディスプレイの画品質向上やイメージセンサの高速化のために、ゲート金属,ソース・ドレイン電極間容量の低減された自己整合型薄膜トランジスタが強く望まれている。

液晶ポケットカラーテレビ(粒子通信学会、他子デバイス研究会技術報告、ED-84-70 (1984))、また、この自己整合型薄膜トランジスタは、トランジスタ形成時の目合せ精度を軽減

ト19は感光しない。紫外光20の感光時間は、紫外光20が非晶質シリコン18を透過する別名によって変わるが、20分以上の解光時間は不ある。とれを現象すると第3図(b)に示すなりに、この上に、カート電極16の面上のみにレジスト19が残る。次に、第3図(c)に示すように、次に、カース・ドルジストによるリフトオフによる。次に、カーキョンは後用金属22を取除けば第3図(d)のように自己整合型非晶質 Si 薄膜トランジスタが完成する。

一方非晶質シリコン膜を用い表面をレーザ光を用いて多結晶化し、との多結晶化膜を用いた多結晶 8 i 薄膜トランジスタも開発されている。(第46回応用物理学会学術講演会予積集 2a-ZA-3 p704 1985 年)第4回に上配多結晶 8 i 薄膜トランジスタの構造を示す。とればガラス基板25上に形成された非晶質シリコン膜 26をレーザ光を用いてその表面を多結晶化した多結晶膜 27を

できるため、上記大面積デバイスを形成するとき には有用な果子であり、特に非晶質シリコンを用 いた自己整合型薄膜トランジスタは、非晶質シリ コンが低温形成で大面積に形成できる。また、抵 抗率が高くオフ (OFF) 電流が小さい等の利点を 有するため特に強く開発を急がれている。

第3図(d)には従来例の非晶質シリコンを用いた 自己整合型薄膜トランジスタの断面図を示す。 (電子通信学会技術研究報告, vol 38, Na 168, ED83-70ページ47-52)

この構造の薄膜トランジスタの製造工程を第3 図(a)~(d)に示す。まず、第3図(a)に示すように、 ガラス基板15にゲート金属を形成し、パターニングし、ゲート金属16を形成する。この上にゲート絶縁膜17、非晶質シリコン膜18を順次形成し、所望の大きさにパターニングする。この上にアコトレジスト19を塗布し、ガラス基板倒から紫外光20を照射することにより、フォトレジスト19を感光させる。この時ゲート電後16かがマスクとなってゲート電板16上のフォトレジス

用いた薄膜トランジスタであり、ソース・ドレイン領域28は多結晶シリコン薄膜にイオン注入して形成される。したがってとの方法においても通常の8i MOS FETと類似の自己整合型薄膜トランジスタが比較的簡単に形成しりる。

(発明が解決しようとする問題点)

しかしながら第3図(a)~(d)に示した上記方法の 薄膜トランジスタは、液晶ディスプレイやイメー ジセンサ用 TPT アレイとしてはオフ (OPF) 観 洗が小さく特性的には満足できるものの、紫外光 による露光時間が長く、また、 n⁺ 非晶質シリコ ン族とソース・ドレイン電極のリフトオフ工程が 魅かしく、歩どまり低下を来し生産的に問題がある。

また、第4図に示した薄製トランジスタは、多結晶 Si であるため、抵抗率がそれほど大きくなくまた、多結晶 Si の接合も非晶質 Si の接合に比較して十分ではないためオフ電流が1~5×10 A と比較的大きく前配デバイス応用としては不十分であった。

本発明の目的は、上述した非品質シリコン等級 トランジスタの製造化をけるリフトオフ工程を含 ます、簡単に自己整合が行なん、また、オフ電流 の小さい自己整合型非晶質シリコン海膜トランジ スタ及びその製造方法を提供することにある。 (問題点を解決するための手段)

本発明の第1の発明の自己整合型非晶質シリコ ン海膜トランジスタは、絶縁性基板上に形成され た島状の非晶質シリコン膜と、鮫非晶質シリコン 膜に設けられたソース・ドレイン領域と、該ソー ス・ドレイン領域の間の部分の非晶質シリコン額 上に設けられた第1の絶縁膜と、鉄第1の絶縁膜 上に設けられたゲート電極と、前配ソース・ドレ イン領域の一部を除く全装面を被覆した第2の絶 縁膜と、前記ソース・ドレイン領域と恒気的接触 を形成せしめるように設けられたソース・ドレイ ン電極からなる自己整合型非晶質シリコン薄膜ト ランジスタにおいて、前記ソース・ドレイン領域 化少なくとも多結晶化シリコン層が含まれ、紋多 結晶化シリコン眉がソース・ドレイン電極と電気

る工程とを含んで構成される。

(作用)

第1図に示した本発明の第1の発明は、ソース • ドレイン領域はゲート電極と自己整合的に形成 されており、このためソース・ドレイン領域とゲ 一ト金属の重なり容量はほとんどなく、重なり容 量のパラツキは無視できる様化なり。液晶ディス プレイの髙面品質化や、トランジスタスイッチに よる雑音が低下し、イメージセンサの S/N 向上 と高速化が期待される。

トランジスタオン (ON)時にはチャネルとソー ス・ドレイン電極は、多結晶化された低抵抗のソ --ス・ドレイン領域と接続されるため、比較的抵 抗の高い非晶質 Siソース・ドレイン領域(103 Q-ca)のみの場合におとりやすいオン電流低下 はない。また、チャネル部とソース・ドレイン領 城は多結晶シリコンと非晶質シリコンの接合を利 用するため、非晶質シリコンの高抵抗性と、結晶 粒径が非晶質 Bi中にはないためオフ 低硫が増加 しない。とのため、高いオン,オフ比を有する事

的に接触して構成される。

また、本発明の第2の発明の自己整合型非晶質 シリコン薄膜トランジスタの製造方法は、絶縁性 基板上に非晶質シリコン膜を形成する工程と、該 非晶質シリコン膜を島状にエッチングする工程と、 第1の絶縁膜およびゲート金属を形成する工程と、 鮫第1の絶縁膜とゲート金属をエッチング加工し て飲非晶質シリコン膜上にゲート絶縁膜、ゲート 電極を形成する工程と、酸ゲート電極をマスクと して、不純物を非晶質シリコン中化ドープすると とによりソース・ドレイン領域を形成する工程と、 500nmより短波長光を照射するととによりソー ス・ドレイン領域の表面を多結晶化する工程と、 少なくとも敵ソース・ドレイン領域と解配ゲート 健極をおおりよりに第2の絶縁膜を形成する工程 と、ソース・ドレイン領域上の第2の絶縁膜に穴 を開けた後ソース・ドレイン電極用金属を形成し、 エッチング加工して、ソース・ドレイン電極を形 成し、波ソース・ドレイン電極と多結晶化したソ ース・ドレイン領域の表面との復気的接触をさせ

が期待される。

また、第2図に示す本発明の第2の発明におい て、自己整合は、第2図心に示すようにゲート電 極4,またはレジスト9をマスクにしてイオン注 入10する事により行なわれるため、リフトオフ 工程は含まれず歩どまり低下のない自己整合型非 **品質シリコン薄膜トランジスタの製造方法が得ら** れる。

(奥施例)

次に、本発明の実施例について図面を参照して 説明する。第1図は本発明の第1の発明の一実施 例の断面図、第2図(a)~(d)は本発明の第2の発明 を説明するために工程順に示した素子の断面図で ある。第1図および第2図(a)~(d)を用いて本発明 の事施例を説明する。

まず、第2図(a)K示すよりK、非晶質シリコン 蒋膜2をグロー放電分解法を用いてSiH。を分解 し 250°Cに加熱したガラス基板 1 上に 1000Å 堆 稜させる。続いて、非晶質シリコンを島状にエッ ナングした役、との上にSiNx腹3をSiHaと

NH,のグロー放電分解法により 2500Å 堆積する。 さらにゲート電極用として Mo 膜 4 を 1500Å 堆 勧する。

次に、第2図(b)に示すように、フォトレジスト 9 をスピンコートし、過常のフォトリソグラフィ 工程によりフォトレジスト 9 をエッチングし島 状 にする。その後フォトレジスト 9 をマスタにして、 Mo 膜 4 、8 i N x 膜 3 をエッチングしそれぞれゲート電 擬 4 、ゲート絶縁膜 3 とする。さらにフォトレジスト 9 または、 Mo ゲート金属 4 をマスタにしてイオン注入によりリン(P)イオン 1 0 を 40~120 keV,5×10 ls cm⁻² 打ち込み、自己整合的にソース・ドレイン 領域 5 を形成する。

次化、第2図(c)化示すよう化、フォトレジスト 9を除去し、波長308nmの紫外レーザ光11を 100~300mJ/cdで照射し、ソース・ドレイン倒 域5の表面を多結晶化し、多結晶化されたソース ・ドレイン領域6を形成する。

次に、第2図(d)に示すように、第2の絶縁膜7としてSiO。をスペッタ法で4000Å形成しSiO。

れ、紋多結晶化シリコン層 6 がソース・ドレイン 電概 8 と電気的に接触した構造となっている。

なか、本実施例ではリン(P)イオンを打ち込み、n⁺ ソース・ドレイン領域を形成しているが、ホウ素(B)イオン等を打ち込むことにより p⁺ソース・ドレイン領域を形成することも可能である。(発明の効果)

以上説明したように、本発明の製造方法においては、その工程の中には、リフトオフ工程が含まれていないため、従来例と比べて歩どまり良が形成である型非晶質シリコン帯造から分かる様質シリコンでもの。また、第1回の構造から分かる様質シリコンであり、また、多結晶化との表明の非晶質シリコンであり、また、多結晶化との表明の存にシレイン領域と非晶質シリコンとの接触のでは、シース・ドレイン関により、サーネルによりのでは、チャネル幅40mm、チャネルを10mmにおいて、ソース・ドレイン関に10mにおいて、ソース・ドレイン関に10mにおいて、ソース・ドレイン関に10mにおいて、ソース・ドレイン関に10mにおいて、ソース・ドレイン関に10mにおいて、メース・ドレイン関に10mにおいて、ソース・ドレイン関に10mにおいて、メース・ドレイン関に10mにおいて、メース・ドレイン関に10mによりには近れていた。また、オン電流が1×10mmにおいまた、オン電流が1×10mmにおいまた、オン電流が1×10mmにおいまた、オン電流が1×10mmに対したまた。オン電流が1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対しては1×10mmに対しまた。カーには1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対したまた。カーには1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまた。カーには1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対した。1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対しまたまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10mmに対したまたが1×10m

の一部分に穴をあけた後、ソース・ドレイン金属として Crを1500Å形成した後、フォトリックラフィ工程により島状にエッチングし、ソース・ドレイン電極8を形成し、多結晶シリコンソース・ドレイン領域6と電気的に接触させる。このようにして第1図の自己整合型非晶質シリコン溶膜トランジスタは形成させる。

に 2~4×10⁻⁶Aと従来例の薄膜トランジスタと孫 色ない値が得られ、多結晶化したソース・ドレイ ン領域の低抵抗性による効果があらわれているも のと思われる。したがって、自己整合的にソース ・ドレイン領域を形成できる本発明のトランジス タを用いる事により歩どまり良くイメージセンサ の高速化や液晶フラットパネルディスプレイの高 面質化が得られる。

4 図面の簡単な説明


第1図は本発明の第1の発明の一実施例の断面図、第2図(a)~(d)は本発明の第2の発明の一実施例を説明するために工程順に示した案子断面図、第3図(a)~(d)は、従来例の自己整合型非晶質シリコン酶膜トランジスタの製造方法を説明するために工程順に示した案子断面図、第4図は多結晶化シリコン膜を用いた従来の自己整合型神経トランジスタの断面図である。


1,15,25…ガラス基板、2,18,26…非晶質 シリコン膜、3,17,29…ゲート絶縁膜、4,16,


特開昭 62-214669 (5)


30 …ゲート電極、 5,21…ソース・ドレイン領域、 6,28…多結晶化されたソース・ドレイン領域(多結晶化シリコン層)、 7…第2の絶縁膜、 8,22,31…ソース・ドレイン電極、 9,19…フォトレジスト、 27 …多結晶化シリコン膜。

代理人 弁理士 内 原 音












第2図



特開昭 62-214669 (6)





第 4 図

